Synopsys Design Compiler

Synopsys Design Compiler

Software ASIC pro logickou syntézu pro kompilaci Verilogu, VHDL a System Verilogu do masky GDSII pro výrobu IC.
Společnost Synopsys nabízí Design Compiler 2010, který poskytuje dvojnásobné urychlení procesu syntézy a fyzické implementace.Návrháři RTL mohou provádět co kdyby průzkum půdorysu identifikoval a vyřešil problémy půdorysu včas.
synopsys-design-compiler

Webová stránka:

Kategorie

Alternativy k Synopsys Design Compiler pro Linux s bezplatnou licencí

Synplify Pro

Synplify Pro

Generický front-end syntézy FPGA pro FPGA, jako jsou Xilinx a Altera.