Synopsys Design Compiler

Synopsys Design Compiler

Software ASIC pro logickou syntézu pro kompilaci Verilogu, VHDL a System Verilogu do masky GDSII pro výrobu IC.
Společnost Synopsys nabízí Design Compiler 2010, který poskytuje dvojnásobné urychlení procesu syntézy a fyzické implementace.Návrháři RTL mohou provádět co kdyby průzkum půdorysu identifikoval a vyřešil problémy půdorysu včas.
synopsys-design-compiler

Webová stránka:

Kategorie

Alternativy Synopsys Design Compiler pro všechny platformy s jakoukoli licencí

Scriptum

Scriptum

Scriptum je bezplatný textový editor zaměřený na návrh VHDL a Verilog, běžící na Windows a Linuxu.Pomocí rozhraní více oken dokumentu kombinovaného se záložkami nabízí úhledné prostředí pro úpravy VHDL, Verilog a dalších jazykových souborů.
Synplify Pro

Synplify Pro

Generický front-end syntézy FPGA pro FPGA, jako jsou Xilinx a Altera.