Synopsys Design Compiler

Software ASIC pro logickou syntézu pro kompilaci Verilogu, VHDL a System Verilogu do masky GDSII pro výrobu IC.

Placená
Windows
Linux

Společnost Synopsys nabízí Design Compiler 2010, který poskytuje dvojnásobné urychlení procesu syntézy a fyzické implementace.Návrháři RTL mohou provádět co kdyby průzkum půdorysu identifikoval a vyřešil problémy půdorysu včas.

synopsys-design-compiler

Webová stránka:

http://www.synopsys.com/Tools/Implementation/RTLSynthesis/DesignCompiler/Pages/default.aspx

Kategorie

Vzdělávání a reference

Alternativy Synopsys Design Compiler pro všechny platformy s komerční licencí